Değerli öğrenciler, bu dönem dersi için 4'er kişilik her öğrenci grubu, FSM tasarlayarak Verilog ile kodlanması üzerine proje hazırlayacaklardır. Verilog HDL kodu ile bir retro oyun bilgisayarı, bir FSM otomatı, bir endüstriyel kontrol sistemi veya bir özelleşmiş CPU tasarımı ve gerçekleştirimi proje konusu olarak seçilebilir.

Proje gruplarına buradan erişebilirsiniz. Her grup rastgele ve cinsiyet dengesini gözetecek şekilde oluşturulmuş ve GANO puanlarına göre bir grup lideri atanmıştır. Grup liderleri, grubun proje ödevini gerçekleştirmesinde ve organizasyonunda birinci derece sorumlu olacaklardır. Öğrenci grupları, gerçekleştirdikleri proje ödevlerini sözlü sunum ile tasarım kararlarını savunarak dersten sorumlu asistanlara sunacaklar ve proje dosyalarını ileri bir tarihte ilan edilecek olan mail adresine göndereceklerdir.

Değerlendirme kriterleri ve ağırlıkları aşağıdaki gibidir:

-English Fluence in the Speech (max 15p): Sunum dili, akıcılık, terimlerin doğru/yerinde kullanımı.

-Self Confidence (max 15p): Sunum hâkimiyeti, netlik, sorulara güvenle ve yapıcı yanıt verme.

-Presentation Graphics and Work (max 15p): Görsel düzen, slayt okunabilirliği, yapı ve zaman yönetimi.

-Technical Knowledge about the Content (max 15p): Teknik doğruluk, kapsam, yöntem/araçların doğru kullanımı.

-Active Participation during the Lectures (max 40p): Dersler sırasında aktif katılım (Ders yürütücüsü tarafından puanlandırılacaktır.)

Sorularınızı dersten sorumlu asistanlara iletebilirsiniz.

Dersten Sorumlu Asistanlar:

-Arş. Gör. Yasemin Erşepçiler Cambaz (yasemincambaz@erciyes.edu.tr)

-Arş. Gör. Ahmet Talat Gedikli (atalatgedikli@erciyes.edu.tr)

Ders Yürütücüsü:

-Dr. Öğr. Üyesi Fatih Sarıkoç (fsarikoc@erciyes.edu.tr)